跳转到主内容
Knowledgebase
Home
Renesas Electronics China - Knowledgebase

串行I/O2控制寄存器的P45/SOUT2P沟道输出禁止位设至CMOS输出时,SOUT2是否以及何时进入高阻抗状态?

最新更新:06/09/2005

Question:

(串行接口) 数据表或用户手册中,串行I/O2时序图的注释指出“传送时钟选择内部时钟时,SOUT2引脚在传送后进入高阻抗状态。” 串行I/O2控制寄存器的P45/SOUT2 P沟道输出禁止位设至CMOS输出时(输出模式),SOUT2引脚是否进入高阻抗状态?
此外,何时进入高阻抗状态? [2005/06/09]

Answer:

选择内部时钟作为传送时钟时,SOUT2引脚是否进入高阻抗状态与P45/SOUT2 P沟道输出禁止位的设定无关。
上一次传送时钟上升开始的传送时钟的半个周期后,SOUT2引脚进入高阻抗状态。
(#104946)
Suitable Products
38D5